未解之谜网

当前位置: 未解之谜网 > 技术创新 > “光”革新突破半导体极限，硅光子晶片即将上阵

“光”革新突破半导体极限，硅光子晶片即将上阵

随着半导体积体电路技术的不断发展，我们见证了摩尔定律的演进，元件尺寸的微缩和新材料的应用，都是为了提高单位面积内的元件数量，以加速 IC 的运算速度，同时改善散热效能和节省能源。然而，随着尺寸的微缩接近物理极限，制程技术面临挑战，良率问题也随之浮现。

因应这一挑战，专家开始探索将不同功能的 IC 集合成单一晶片、采用 3D 堆叠封装技术等新途径，但这些技术的核心仍然是用金属线连接各个元件。自从晶片问世以来，“电子”一直是主要的讯号传输媒介，它的传输速度直接决定了晶片的性能。近年来高效能运算（HPC）、人工智慧（AI）、云端数据等需求爆炸性成长，如何能突破限制实现更高效能的传输呢?于是大家把目光转向了“光子”，藉由更快速的“光子”引入，是否可以加快元件的运作呢?

什么是硅光子（Silicon photonics，简称 SiPh）?

硅光子（Silicon photonics，简称 SiPh） 是一种结合电子与光子的技术，是将光路微缩成一小片晶片，利用光波导在晶片内传输光信号。若能将处理光讯号的光波导元件整合到硅晶片上，同时处理电讯号和光讯号，便可达到缩小元件尺寸、减少耗能、降低成本的目标，但目前硅光子仍有许多技术难题需克服。

光通讯运用的“光纤”系统，能于世界各地以每秒数万亿 bit 的速度传送数据，1968 年贝尔实验室工程师很早就想到了。到了 21 世纪初发现光子技术不仅能在国与国之间做数据的传递，亦可在数据中心甚至是 CPU 之间，乃至于在晶片与晶片之间做数据传输。之所以采用“光”是因为玻璃（SiO2）对于光来说是透明的，不会发生干扰的现象，基本上，可以透过在 SiO2 中，结合能够传递电磁波的光波导（Waveguide）通路来高速地传输数据。

而硅（Si）材料的折射率（Refractive index）对比在红外线的波长下高达 3.5，这也意味着，它比许多其他光学中所用的材料，更能有效地控制光的弯折或减速。一般光学传输的波长是 1.3 和 1.55 微米，在这两个波段下硅材料不会吸收光线，因此光线能够直接穿透硅材料。这种相容性使硅基设备能够长距离传输大量数据，不会明显失去讯号。

因此，硅光子技术透过原本 CMOS 硅（Si）的成熟技术，结合光子元件制程，可以使处理器核心之间的资料传输速度提高数百倍以上，且耗能更低;CPO（共同封装光学）则是利用硅光子技术，将光通讯元件和交换器做整合，放在同一个模组内，这样能缩短传输路径，并在高速传输时，降低延迟与功耗。现今各大厂的目标是透过CPO和硅光子，实现更高效的光电封装整合，大幅提升传输性能。

除了前面提到高效运算跟人工智慧需求不断增加，光学雷达、生医感测也非常适合使用光子元件，世界前几大 IC 制造商都相继发表硅光子是未来 IC 技术的关键及趋势，本文将与大家分享相关文献，了解硅光子元件组成与决定效能的关键。

硅光子元件组成，材料以“锗”为首选

硅光子元件的基本组成是使用能将“光”转换成“电”讯号的 p-i-n diode（PIN二极体）光电侦测器，加上传输讯号的光波导（Wave guide）与电讯号转成光子的调变器（Modulator）、耦合器（Coupler）等所组合成的一个单晶片，断面的结构大致如图一所示。

图一：完整的 CEA LETI 硅光子单晶片平台用于结合被动和主动作用元件的横剖面示意图。[1]

其中最关键的制造技术即在图一最右侧 PIN 二极体，首选的半导体材料为锗（Ge），因为锗具有准直接能隙（Quasi-Direct band gap）且仅有 0.8eV 小于光子能量，能够有效吸收光并转换成电讯号，并且对于光的吸收系数很高，更适合用于光电侦测器，是一种非常好的取代材料。

PIN 是由一组高掺杂P （p+）型区和N （n+）型区之间夹着一层本质（Intrinsic）区所组成。在负偏压下二极体的空乏宽度（Depletion width, Wd）会扩展至整个本质层。如图二下能带结构所示，当入射到本质层中的光子被吸收后，于导电和价电带间产生电子–电洞对的漂移而形成电流。在硅光子元件的研发中最重要的方向，就是在不影响常规 CMOS 元件的特性下透过调整光电侦测器 PIN 的制程，且能使效能与频宽达到最佳化。

图二：PIN 二极体与负偏压下受光效应产生的能带结构示意图。[2]

如何辨别 Ge-PIN 的品质?

先以图三简单的说明一颗单晶片的设计，Ge-PIN 光电侦测器与 Si -光波导的相对位置，（a）图为剖面结构示意图，光波导位于本质层下方，（b）图为正面 Layout。

图三：光子元件中 PIN 侦测器与光波导之（a）剖面结构相对位置图，（b）为正面 Layout。[3]

因为 Ge-PIN 的品质差异会影响到侦测器的光电效能，锗（Ge）的磊晶制程与 硅（Si）之间会有晶格不匹配与离子植入产生的差排缺陷等影响品质，图四是Ge-PIN藉由穿透式电子显微镜（TEM）的观察，可以明显看出在本质层（Intrinsic）与 P 区均呈现亮区，代表没有明显缺陷，反观在右侧的 N 区则呈现暗灰色，这应该是源自于离子植入制程所产生的晶格缺陷。

图四：TEM 观察 Ge-PIN 的断面结构影像。[4]

此外，藉由 EDS 来分析波导中的硅（Si）是否有朝向 Ge-PIN 扩散的情形。图五为锗（Ge）层中沿着波导方向硅（Si）的含量分布。硅（Si）摩尔百分比从接触窗（Window）最高约 35%，向输入侧减少至低于 EDS 检测极限的 2%，约是在 11mm 的位置处，表示发生明显的扩散现象。

图五：EDS 分析从接触窗（0mm）到光电侦测器的输入端（15mm）硅（Si）的分布。[5]

如何观察影响光电侦测器效能空乏区宽度的大小?

硅光子元件主要是采用与硅基产品相同的 CMOS制程，藉由扫描电容显微镜（SCM）的分析技术可以量测 PIN 在不同制程条件下，观察本质层中空乏区宽度（Wd）的变化，图六说明经由 SCM 二维载子分布图（Mapping）影像以及从一维载子线分布（Line Profile），分别能区分 P/N 接面（Junction）的位置与 Wd 的示意图。

图六：PIN 的断面 SCM 2D 载子 mapping 影像与 1D line profile。 [6]

图七：在图三（B）中 x3 位置的断面 SCM （a）2D mapping 影像与（b）1D Line profile。 [7]

在图三中 X3 与 X4 两位置区域的剖面 SCM 一维载子分布的结果于图八中，可以量得 p/n 接面位置偏移了约 215nm （两条虚线间距）。上述都是透过 SCM，可观测出空乏区宽度（Wd）的变化，而空乏区的宽度决定电流流过的多寡，将会直接影响到元件品质与性能。

图八：SCM 一维载子分布图显示 X3 和 X4 两位置之间的 p/n 接面位置的偏移。[8]

本文中谈到离子植入产生的晶格缺陷或是硅波导朝向本质层扩散现象，以及 N/P dopant 扩散速率的差异影响 Wd 宽度等，这些要素皆决定了硅光子元件的品质，都是目前研发单晶片硅光子制程技术，所需面对的课题。

此外，在设计 Waveguide 材料或形状，以及其他相关制程的研发中，均可藉由纳米材料分析技术如 TEM、EDS 与 SCM 等，宜特科技拥有大量材料分析实战经验，可以提供客户有效的浓度分布的数据分析，并以此依据改善研发制程细节。

事实上，现有相关硅光子产品大多是将数位交换晶片与光收发模组（Transceiver）利用先进封装包装在一起，就是使用我们前面所说的 CPO（Co-Packaged Optics）的方式来商品化，但这种产品仍有能耗与体积的问题，未来采用“硅光子单晶片”才能真正达到短小节能的目标，硅光子技术可以提供高速、节能的整合解决方案，从而彻底改变资料中心、人工智慧、电信、感测和成像以及生物医学应用等行业。